RTL release engineer (CPU)/Инженер по релизам аппаратного обеспечения

Департамент разработки процессорных архитектур YADRO ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств.
В разработке наших IP мы ответственно подходим к качеству нашей продукции, поэтому в процессе релиза выполняем большое количество проверок. Скорость и частота релизов являются критическими показателями для нашей команды разработчиков.
Приглашаем RTL release engineer , который будет ответственно выполнять релизные проверки и поможет в оптимизации релизного процесса.
Чем предстоит заниматься:
Подготовка релизов CPU IP для заказчиков.
Оптимизация процесса подготовки релиза, включая автоматизацию.
Первичный разбор проблем в процессе подготовки релизов.
Мы ожидаем от будущего члена команды:
От 3 лет опыта работы с основными CI/CD инструментами (например: Jenkins, GitLab, Artifactory).
Опыт написания и отладки скриптов на Python, bash, make, Tcl.
Глубокое понимание Linux и Git.
Базовые знания Verilog/System Verilog.
Опыт работы с RTL симулятором и EDA/RTL Tools Synopsys и Cadence.
Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы.
Дополнительно приветствуем:
Опыт разработки и верификации RTL для ASIC от 3 лет.
Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов (ACE, AXI).
Опыт работы с Confluence/Jira API.
Опыт работы с ПЛИС от Altera и/или Xilinx и соответствующим программным обеспечением.